轉(zhuǎn)向更為邏輯的NVM

 

    盡管當今的設(shè)計工程師可以選擇多種NVM，但是，具有低成本、高性能和應(yīng)用靈活性的嵌入式NVM卻很少。對于某些應(yīng)用目標，排除了許多選擇的可能性。例如，盡管傳統(tǒng)的激光熔絲可能適合于單一數(shù)字位，但是它們由工廠一次性編程，不能重復(fù)精確模擬修整，不能現(xiàn)場升級，也不具備可靠性。多次熔絲的缺點很多，相關(guān)文獻的介紹很詳盡。

 

    閃存是較好的選擇，但是，成本不低，其需要增加的工藝使制造這種NVM架構(gòu)的成本高達每晶圓幾百美元。另一方面，EEPROM的應(yīng)用已經(jīng)有相當長的時間，正因為如此，它比較便宜；但是它并不是你的選擇，當你考慮選擇它的時候，發(fā)現(xiàn)它卻受制于較老的工藝技術(shù)，性能也受制到無法接受的低水平。至于較新的嵌入式EEPROM的品種，與閃存類似，需要額外的掩模層和工藝步驟，因此，老一代技術(shù)的成本優(yōu)勢蕩然無存。

 

    在重要的熱門市場中的許多玩家已經(jīng)轉(zhuǎn)向采用以Logic CMOS工藝技術(shù)設(shè)計的NVM方案。Logic CMOS工藝技術(shù)不僅僅與電源管理之類的熱門市場應(yīng)用的CMOS工藝目標直接兼容，而且具有強大的高性能和低成本組合，使之完美地適用于嵌入式NVM。

 

    電源管理選項和折衷

 

    采用先進的半導(dǎo)體工藝技術(shù)，能夠進行極高水平的集成并實現(xiàn)低電壓工作，但是，為這些芯片提供電源管理卻面臨特殊的挑戰(zhàn)。對于高性能微處理器，電流需求呈指數(shù)增長，其發(fā)展甚至受到越來越快的時鐘速率的驅(qū)動。隨著處理器電流遠遠大于100A，在芯片級和系統(tǒng)級設(shè)計中，對精確、低噪聲電源及電源控制靈活性的需求已經(jīng)成為關(guān)注的焦點。   

 

    對于電源管理IC設(shè)計工程師來說，盡管成本已經(jīng)成為主要關(guān)注，可是終究要找到一個綜合考慮了設(shè)計架構(gòu)、裸片大小和工藝技術(shù)的聚合點，以設(shè)計出具有小計數(shù)位的NVM(典型值是512字節(jié))。在電源管理IC的情形下，較老的工藝技術(shù)(例如0.35um)肯定成本最低，但是，它們的性能也相當?shù)?，并且缺乏領(lǐng)先的庫和知識產(chǎn)權(quán)(IP)的可用性，從而不能獲得競爭差異的優(yōu)勢。同樣，它們不能滿足侵略性和創(chuàng)新設(shè)計的目標。

 

    一方面，領(lǐng)先的工藝技術(shù)(從90nm到60nm)在非常特殊的應(yīng)用中占有地位，這些工藝非常昂貴，更不要說針對這些工藝的長期設(shè)計計劃將需要同時冒風(fēng)險對重要的單元庫元件進行質(zhì)量認證(將需要冒著風(fēng)險采用許多未經(jīng)質(zhì)量認證的重要單元庫元件)。因為最終的成本和對市場交貨時間的潛在沖擊，對于大多數(shù)應(yīng)用產(chǎn)品來說，此刻最好仔細地進行設(shè)計。

 

    另一方面，0.25um邏輯CMOS工藝(向下有0.18um和0.13um)容易滿足電源管理IC設(shè)計對成本、性能及庫可用性的目標要求，這些技術(shù)既先進且穩(wěn)定。此外，其普及程度高，具有競爭成本優(yōu)勢；同等重要的是可以利用經(jīng)過驗證的、符合質(zhì)量標準(或即將被質(zhì)量認證)的先進NVM模塊。

　　

    關(guān)于方程式的設(shè)計架構(gòu)側(cè)，在對參考電壓和電流、放大器偏置及其它模擬參數(shù)的調(diào)校中，NVM已經(jīng)成為具有如此吸引力的單元，以至于其應(yīng)用已經(jīng)事實上被新興的PMBus(電源管理總線)標準所統(tǒng)治。利用這種新型的數(shù)字電源管理通信協(xié)議，PMBus指令被用于設(shè)置電源的工作參數(shù)(通過編程NVM)、監(jiān)視工作過程并也在響應(yīng)錯誤中執(zhí)行正確的操作。在這種情形下，小計數(shù)位NVM應(yīng)該顯而易見，以平均偶然的觀測結(jié)果。缺省的通道電壓、上拉及下拉電阻的方向和類型、各種GPIO的特性、電壓斜波次數(shù)、打開及關(guān)閉序列等等這些可配置的數(shù)值，都有效和方便地儲存在嵌入式NVM之中。